PDF문서위성용 탑재컴퓨터 상향_하향 통신 처리 FPGA 설계 기술.pdf

닫기

background image

【별표 제1호_상용화 대상 기술 조사표】

상 용 화 대 상 기 술 조 사 표

연구자

위성연구소 / 위성기술연구부 위성전자 및 비행소프트웨어담당 이윤기

기술명(국문)

위성용 탑재컴퓨터 상향/하향 통신 처리 FPGA 설계 기술

기술명(영문)

Design of Uplink/Downlink FPGA for LEO(Low Eartch Orbit)
On-Board Computer

기술개요

지상에서 인공 위성에 명령을 보내는 상향 통신과 위성 상태를 지상으로 내
려받는 하향 통신은 CCSDS와 같은 국제 표준 기구에서 권장하는 개념 알
고리즘과 프로토콜을 따른다. 하지만 상세한 알고리즘의 구현은 각 위성 개
발 회사나 국가 별로 각자의 Heritage를 가지고 있어서 쉽게 노출하지 않는
다. 본 이전 기술은 기존 Heritage 위성에서 사용된 구현이 완료된 상/하향
링크 알고리즘을 AMBA 표준 버스에 붙여서 구현한 Baseband 칩 설계 기
술이다.

기술동향

국내

국내 Satrec Initiative에서는 소형위성 시스템을 위한 상/하향 링크를
FPGA에 구현할 수 있도록 개발하였다. 또한 KAI (Korea Aerospace
Industries)는 해외에서 전수 받은 회로도 기반의 상/하향 링크 IP Core 구
현 로직을 후속 위성들 개발 과정에서 대부분 VHDL로 변경하고, 요구되는
기능을 추가하였으나 아직 표준 AMBA버스에 접속 시키지는 못하였다.

해외

Cobham Gaisler에서는 상/하향 링크를 위한 CCSDS/ECSS 표준 규격을
구현한 IP Core들을 매우 세분화 시켰으며, 각각을 AMBA 표준 Bus에 접
속할 수 있어서 다양한 형태/기능으로 조합 후 구현 할 수 있다. 그 외에도
Astrium과 같은 위성 개발 회사나 ESA/ESTEC 같은 연구소에서도 상/하
향 링크를 위한 IP Core들을 자체적으로 개발하여 사용하고 있다.

시장동향

국내

국내에서는 정부의 우주 개발 계획에 따라 다양한 미션을 가지는 여러 종류
의 정지궤도 위성과 초정밀 위성 영상을 위한 다목적 실용위성 그리고 국토
/기상/산림/수자원 등에 활용할 수십 기의 차세대 중형위성을 개발할 계획에
있다.

해외

해외는 미국과 중국의 우주 개발 경쟁이 이미 고도화 되고 있으며, 그 외에
도 세계의 우주 산업자체는 향후 10년간 현재 운영 중인 위성의 3배에 달하
는 약 6000기의 위성이 개발될 전망으로 국내 위성 수출 시장은 급격히 확
대될 것으로 예상된다.

활용방안

수많은 위성 본체에 사용되는 상/하향 통신 링크 기술은 거의 대부분 위성에
서 동일하게 사용될 수 있어서 위성 컴퓨터 개발에 필수적이다. 특히 기존
Heritage를 가지는 IP Core를 표준 AMBA 버스에 붙여서 개발 완료한 본
기술은 향후 다양한 정부 주도의 위성 개발과 향후 수출형 위성에서 공통적
으로 사용하되, 특화된 위성별 요구 기능은 별도의 IP Core로 개발하여 표준
AMBA버스에 붙여서 구현 한다면, IP의 안정성과 고속 개발/검증을 동시에
이룩할 수 있을 것으로 예상한다.

특허정보

1. 상향링크 에프피지에이 코어 (C-2018-034199)
2. 하향링크 에프피지에이 코어 (C-2018-034198)

기술이전범위

(세부 대상)

상/하향링크 FPGA의 모든 특화된 IP Core소스코드 (Uplink Decoder, HW
Special CMD Executer, Pulse Driver, Mass Memory Manager,
Downlink Formatter 등...) 및 AMBA버스가 함께 포함된 Project파일 및
설계문서와 Testbench 파일.