

## 과제제안요구서

[스페이스파이오니어사업 위성 본체 분야 세부과제]  
“ 위성 탑재컴퓨터를 위한 ASIC 기반 멀티코어 컨트롤러 ”

## 위성 탑재컴퓨터를 위한 ASIC 기반 멀티코어 컨트롤러

### □ 추진배경

- 3차 우주개발 진흥 기본계획에 의거 `22년 이후 우주과학 및 핵심우주기술 검증용 차세대소형 위성들의 개발이 추진될 예정이었으며, 4차 우주개발 진흥 기본계획(안)에 과학연구, 신 산업창출, 국가안보 등 다양한 활용 목적의 위성개발이 추진될 예정임
  - 향후 검증용 차세대소형위성 프로그램의 본체 개발 또는 기술검증 플랫폼위성, 부품검증 위성에 적용할 수 있는 ASIC 기반 멀티코어 컨트롤러의 플랫폼(하드웨어 및 소프트웨어)을 개발하여 계획된 다양한 활용목적의 위성에 순차적으로 적용하여 차츰 완성도를 높이는 방향으로 개발이 필요함
- 짧은 본체 개발기간, 위성체 전력의 제한 그리고 위성체 크기의 제한이 절대적으로 중요한 소형 위성의 특성상 안정적인 탑재컴퓨터 개발을 위해서는 저 전력, 소형화 및 표준화된 주문용반도체(이하 ASIC)기반 우주용 컨트롤러의 개발이 필요함
  - 위성 탑재컴퓨터의 핵심인 중앙처리장치(이하 CPU)는 그 소자를 전량 수입에 의존하고 있음
  - 우주용 CPU 완성소자와 프로그램형태(이하 IP)의 CPU를 구현할 수 있는 우주용 회로구현소자(이하 FPGA)는 우주기술 선도국에서 ITAR, EAR 등을 적용하여 개발 진행에 있어 걸림돌이 되는 경우가 발생하고 있음
  - 단종과 잦은 기종 변경 등으로 안정적으로 위성탑재컴퓨터(이하 OBC, On-Board Computer) 개발에 어려움이 발생함
- 소형위성개발 프로그램에 지속적으로 적용하여 소자 수입을 대체할 수 있도록 중앙연산장치(CPU), 원격 명령 및 검침(TM/TC, Telemetry/Telecommand) 그리고 각종 데이터 외부호환 장치(Digital and Communication Interface) 제어용 코어(보조 CPU)들을 하나의 칩에 통합한 단일 표준형 ASIC 소자 개발이 요구됨
  - 개발 목표로 하는 우주급 ASIC 기반 컨트롤러는 국내에서 처음으로 개발이 시도되며 멀티코어 기반 기능 구현도 개발을 통해 원천기술을 확보해야 함
  - 또한 우주급 부품 선정 및 인증에 많은 시간이 소요될 것으로 예상됨
- 해외 및 국내 동향
  - 미국, 유럽, 일본에서는 ASIC 기반 프로세서를 개발하여 실전 우주 프로그램에 적용 중임
  - SCOCSS3 (우주급 소자)
    - 유럽 Astrium사 제품. LEON3 FT 프로세서뿐만 아니라 통신관련 IP Core들을 하나의 칩에 구현.
    - 주요 사양 : LEON3FT + GRFPU : 97MIPS @ 80MHz, CCSDS TM/TC Interface, SoC Integration : 7xSPW-RMAP, 2x1553, 2xCAN, 2xUART
  - 미국의 Xilinx, Microsemi, TI 등의 완성 칩 업체가 NASA의 우주프로그램에 ASIC기반 우주급 프로세서를 공급.
  - 일본 JAXA는 산하 기관, 대학 및 산업체가 공동으로 ASIC 기반 컨트롤러를 개발하여 우주 프로그램에 사용 중임

- 국내 기업에서 개발하는 위성 탑재컴퓨터는 완성형 CPU 소자(싱글 코어)를 사용하고 외부접속 주변 기능들은 FPGA에 구현함
- 카이스트 인공위성연구소는 프로그램(IP)기반 프로세서(LEON 3FT) 및 통신 관련 프로그램 기반 코어(IP Core)들을 우주용 FPGA 내에 구현하여 사용함
- 정부출연연구기관, 학계 및 민간업체의 비메모리 반도체 개발 사업의 결과로 Core-A, emCore, 알데바란 CPU 코어, MENSA 코어 등 국산 프로세서가 제작되어 시제품을 출시하였으나, 우주 분야에 적용할 수 있는 프로세서 개발은 이루어지지 않고 있음

#### 과제제안요구서(RFP)

연구과제명		위성 탑재컴퓨터를 위한 ASIC 기반 멀티코어 컨트롤러			
1. 연구목표					
<ul style="list-style-type: none"> <li>○ 우주급 멀티코어 컨트롤러 개발 <ul style="list-style-type: none"> <li>- 해외선도국 성능수준에 거의 근접하며 체계에서 요구하는 예상성능 수준을 만족하는 요구규격 설정 및 핵심기술 개발</li> <li>- 200MIPS 이상의 처리 속도를 지원하는 멀티코어 컨트롤러와 표준 CCSDS TLM/TCMD 및 인터페이스 IP를 내장한 우주급 멀티코어 컨트롤러 기술개발 <ul style="list-style-type: none"> <li>• Fault Tolerance 기능을 가진 코어 IP 기술 개발</li> <li>• 표준 CCSDS 규격을 준수하는 Telemetry/TeleCommand IP 설계</li> <li>• 위성에 사용되는 주요 인터페이스 IP 설계</li> <li>• 우주환경에서 안정적으로 동작 가능한 멀티코어 컨트롤러 개발</li> </ul> </li> </ul> </li> </ul>					
구분	현재수준	1~2차년도	3~6차년도	최종	
정성 목표		<ul style="list-style-type: none"> <li>• FPGA기반 멀티코어 컨트롤러 개발 및 검증시험</li> <li>• FPGA기반 싱글/멀티코어 컨트롤러 IP 개발</li> <li>• 표준 CCSDS TLM/TCMD 및 인터페이스 IP 개발</li> <li>• 프로세서 개발환경 제작</li> <li>• 상용 OS를 이용한 멀티코어 컨트롤러 검증시험</li> <li>• 상용 인터페이스와 호환 시험</li> </ul>	<ul style="list-style-type: none"> <li>• ASIC기반 멀티코어 컨트롤러 개발 및 검증시험</li> <li>• QM 우주인증</li> <li>• ASIC기반 멀티코어 컨트롤러 설계</li> <li>• ASIC기반 멀티코어 컨트롤러 제작</li> <li>• 멀티코어 컨트롤러 우주급 부품 인증</li> <li>• 상용 OS를 이용한 멀티코어 컨트롤러 검증시험</li> <li>• 상용 인터페이스와 호환 시험</li> <li>• SEE 검증시험</li> <li>• 진동/열진공/충격/내방사선 시험</li> <li>• 장주기 동작 검증시험</li> </ul>	<ul style="list-style-type: none"> <li>• S/C 적용을 위한 QM 설계</li> <li>• 멀티코어 컨트롤러 우주급 부품 인증</li> <li>• 진동/열진공/충격/내방사선 시험</li> <li>• 장주기 동작 검증시험</li> </ul>	
정량 목표	TRL단계	4	5	7	7
	기술수준	35%	50%	80%	80%
	Core	—	Single/Dual	Dual	Dual
	MIPS	—	≥50MIPS	≥200MIPS	≥200MIPS
	Data bus width	—	≥32bit	≥32bit	≥32bit
Radiation		—	—	TID: <300 krad(Si) [TBD]	TID: <300 krad(Si) [TBD]

tolerance			SEL: >118 MeV-cm <sup>2</sup> /mg[TBD]	SEL: >118 MeV-cm <sup>2</sup> /mg[TBD]
동작온도	-	상온	-55 ~ +125도	-55 ~ +125도
TLM/ TCMD	-	CCSDS 호환[TBD]	CCSDS 호환[TBD]	CCSDS 호환[TBD]
Interface	-	SpaceWire[TBD] MIL-STD-1553B[TBD] CAN2.0B Ethernet UART SPI	SpaceWire[TBD] MIL-STD-1553B[TBD] CAN2.0B Ethernet UART SPI	SpaceWire[TBD] MIL-STD-1553B[TBD] CAN2.0B Ethernet UART SPI

\* QM은 ECSS-E-HB-11A, "TRL guidelines" 에 근거하여 TRL 7을 의미함

CAN : Controller Area Network, UART : Universal Asynchronous Receiver/Transmitter, SPI : Single Peripheral Interface

## 2. 연구내용 및 연구성과

### ■ 연차별 연구내용 (제안 시 변경/조정 가능)

#### ○ 1차년도

- 탑재컴퓨터에서 멀티코어 컨트롤러의 요구조건 도출
- 멀티코어 컨트롤러 시스템 개념설계
- Fault Tolerance 기능 적용 범위 선정 및 알고리즘 개발
- 멀티코어 컨트롤러 테스트베드 구축 - 1차

#### ○ 2차년도

- FPGA 기반 Fault Tolerance 싱글 코어 프로세서 IP 개발
- FPGA 기반 Fault Tolerance 싱글 코어 프로세서 Single Event Effect 시험
- CCSDS 표준 TLM/TCMD IP 개발
- 멀티 코어 프로세서 개발 환경 개발
- 멀티코어 컨트롤러 테스트베드 구축 - 2차

#### ○ 3차년도

- FPGA 기반 Fault Tolerance 멀티 코어 프로세서 IP 개발
- 표준 Peripheral 인터페이스 IP 개발
- FPGA 기반 Fault Tolerance 멀티코어 프로세서 및 인터페이스 개발용 보드 개발
- 멀티코어 컨트롤러 테스트베드 구축
- FPGA 기반 Fault Tolerance 멀티코어 프로세서 Fault Tolerance 시험
- Fault Tolerance 멀티코어 컨트롤러 ASIC 설계 착수 및 제작 업체 선정

#### ○ 4차년도

- Fault Tolerance 멀티코어 컨트롤러 ASIC 설계
- 멀티코어 컨트롤러 테스트베드의 표준 인터페이스와 호환성 시험
- Fault Tolerance 멀티코어 컨트롤러 ASIC 제작 (5차년도 계속)

#### ○ 5차년도

- Fault Tolerance 멀티코어 컨트롤러 ASIC 제작
- Fault Tolerance 멀티코어 컨트롤러 기능 시험 (6차년도 계속)
- 멀티코어 프로세서 Fault Tolerance 시험
- CCSDS 호환성 및 표준 인터페이스 시험
- 임무수행 검증용 PC기반 멀티코어 컨트롤러 시뮬레이터 개발

#### ○ 6차년도

- 상용 OS를 이용한 멀티코어 컨트롤러 기능 검증 시험
- 우주급 내방사선 시험 및 환경시험
- 장주기 동작 검증 시험

#### ■ 시험검증 방법

- 진동 및 충격시험을 통해 진동 및 충격하중에 대한 구조적 건정성 평가, 시험전후 성능변화 파악
- 열진공시험을 통해 온도 및 진공에 대한 작동성 평가
- 내방사선 시험을 통해 내방사선에 대한 작동성 평가
- Proton-Induced Single Event Effect 시험을 통해 양성자 충격에 대한 작동성 평가
- Heavy Ion-Induced Single Event Effect 시험을 통해 중이온 충격에 대한 작동성 평가

※ 세부 시험 항목/규격은 협의하며 사업단 및 수요기관의 승인을 거쳐서 조정할 수 있음

#### ■ 최종성과물 및 활용 방안

최종성과물	목표 체계	성과 활용 방안
QM급 Fault Tolerance 멀티코어 컨트롤러	<p><b>[최초 적용 체계]</b></p> <ul style="list-style-type: none"> <li>기술검증 플랫폼위성 적용(2028~30 발사 계획)</li> </ul> <p><b>[이후 적용 체계]</b></p> <ul style="list-style-type: none"> <li>우주검증 이력 확보 후 차세대소형위성, 차세대중형위성 및 다목적실용위성에 적용</li> </ul>	<p><b>[최초 적용 체계]</b></p> <ul style="list-style-type: none"> <li>기술검증 플랫폼위성의 설계에 개발 사양 반영 및 QM 제공</li> </ul> <p><b>[이후 적용 체계]</b></p> <ul style="list-style-type: none"> <li>이후 위성 상세설계에 개발성과를 반영하고, 위성 제작 시점 FM 공급</li> </ul>

### 3. 특기사항

- 멀티코어 컨트롤러 테스트베드, 임무수행 검증용 PC기반 멀티코어 컨트롤러 시뮬레이터 등의 지상지원장비(GSE)를 포함함
- 상세 내용은 제안요청서(별첨 2-1-1) 참고

### 4. 연구기간 및 연구비

- (연구기간) '23.2.~'28.12. (6년)
- (연구비) 103.07억원 (중소기업 기관부담금 기준 25.77억원 포함)

(단위: 억원)

연도	2023	2024	2025	2026	2027	2028	합계
정부 지원금	3.20	5.00	7.30	19.50	14.40	27.90	77.3
민간 부담금	1.07	1.67	2.43	6.50	4.80	9.30	25.77
합계	4.27	6.67	9.73	26.00	19.20	37.20	103.07

※ 연구기간 및 연구비는 정부 예산사정 및 사업추진 방향 등에 의해 변동·조정될 수 있음